d锁存器verilog代码

D锁存器（D Flip-Flop）是一种基本的数字电路，用于存储单比特的数据。在Verilog语言中，你可以用结构体（module）来描述它，以下是创建一个简单的D锁存器的基本代码示例：

module DFF (
    input wire clk,         // 时钟输入
    input wire reset_n,      // 复位信号，高电平有效（非归零）
    input wire din,          // 数据输入
    output reg q             // 输出数据
);

// 定义锁存器状态机
always @(posedge clk or posedge reset_n) begin
    if (reset_n)        // 当复位信号有效时清零
        q <= 0;
    else if (clk)        // 否则，在时钟上升沿更新Q值
        q <= din;       // 将数据输入d赋值给输出q
end

endmodule

在这个例子中，`clk`是时钟输入，`reset_n`是复位信号，`din`是数据输入，`q`是当前锁存的状态。每当时钟上升沿(`posedge clk`)发生时，如果复位信号无效(`!reset_n`)，就会将`din`值存储到`q`。