用verilog语言给我一个一位四选一多路选择器的仿真

在Verilog语言中，我们可以创建一个简单的1位4选1多路选择器（Multiplexer）。多路选择器是一种数字逻辑电路，它根据输入的选择信号（Control Signal）将多个数据输入信号（Data Inputs）中的一个送至输出。下面是一个基本的Verilog模块描述：

module one_bit_MUX(
    input wire sel,      // 选择信号（0-3）
    input wire [0:0] din_0, din_1, din_2, din_3,  // 数据输入
    output reg out         // 输出
);
    assign out = din_[sel];     // 根据选择信号选择相应的数据输入
endmodule

在这个例子中：
- `sel` 是一个0到3范围的输入信号，代表选择的通道（0选din_0，1选din_1，依此类推）。
- `din_0`, `din_1`, `din_2`, `din_3` 是并行的数据输入线，每个输入可以是一个二进制位。
- `out` 是输出，根据`sel`的值，连接到相应输入的数据。

你可以通过编写测试模块来对这个选择器进行仿真，比如：

module test_mux;
    include "one_bit_MUX.vhd";  // 如果你有单独的模块文件

    one_bit_MUX mux;

    initial begin
        // 设置选择信号和数据输入
        sel = 0;  // 选择din_0
        din_0 = 4'b1010;  // 输入数据为1010
        din_1 = din_2 = din_3 = 0; // 其他输入设为0

        #10;   // 等待一段时间让电路稳定

        // 检查输出是否正确
        $display("Output: %b", mux.out);  // 显示输出
    end

    always @* begin
        // 添加更多测试组合...
    end
endmodule

运行上述仿真后，你应该能看到输出匹配所选输入的数据。