帮我用verilog写一个10000个数从中选取最大的100个数的程序，要选用利用两个ramIP核一个用来存储10000个数，另一个用来输出最大值，写出所用到的所有部分程序

在Verilog中编写这样一个程序需要使用内存模块、数据比较和选择逻辑以及流水线设计来处理大量数据。这里是一个简化的示例，假设我们有一个RAM1 (存储输入数据) 和 RAM2 (存储中间结果)，以及一个计数器用于控制循环次数。请注意，这只是一个基本的框架，实际应用中可能需要优化以提高性能。

module max_finder #(
    parameter WIDTH = 8,
    parameter DATA_SIZE = 10000,
    parameter K = 100
) (
    input wire clk,      // 主时钟
    input wire [WIDTH-1:0] data_in[DATA_SIZE-1:0],  // 输入数据
    input wire reset,    // 重置信号
    output reg [WIDTH-1:0] result [K-1:0]   // 输出最大K个数
);

// RAM IP instances
reg [WIDTH-1:0] mem_in[DATA_SIZE-1:0];   // 输入RAM
reg [WIDTH-1:0] mem_out[K-1:0];       // 输出RAM

// Counter for loop control
reg counter;
parameter COUNTS = DATA_SIZE / K;

always @(posedge clk or negedge reset) begin
    if (~reset) begin
        mem_in <= {data_in};     // 初始化输入RAM
        counter <= 0;            // 清零计数器
    end else if (counter < COUNTS) begin
        mem_in[counter*K +: K] <= mem_in[counter*K +: K] | mem_out; // 比较并更新输入RAM
        counter <= counter + 1;   // 增加计数器
    end else begin
        // 当遍历完所有K倍数位置，将结果从输入RAM转移到输出RAM
        mem_out <= mem_in[0:K-1];
    end
end

// 更新输出端口
assign result = mem_out;

endmodule