linux编写makefile 文件

Makefile文件是Linux/unix系统中一种常用的构建工具，用于自动化管理和协调程序的构建过程。它通过一系列规则（recipes）定义了如何从源代码生成目标文件，如可执行文件、库等。Makefile的基本结构包括变量设定、规则块（target: dependencies commands）和一些实用命令。

以下是编写Makefile的一些基本要素：

1. **目标** (Targets): 这些是你想要创建的最终产品，比如一个可执行文件或库。通常以`.o`结尾的对象文件，或以`.exe`结尾的可执行文件。

2. **依赖** (Dependencies): 每个目标可能依赖于其他文件，如头文件、预处理器文件等，这些都列为目标的依赖项。

3. **命令** (Commands): 当某个目标需要更新时，Make会运行这些命令来更新它。这通常是编译源代码（`cc`, `gcc`）或者其他构建步骤。

例如，一个简单的Makefile片段可能是这样的：

CC = gcc
OBJECTS = main.o func1.o func2.o

all: program

program: $(OBJECTS)
   $(CC) -o $@ $^

%.o: %.c
   $(CC) -c $< -o $@

clean:
   rm -f *.o program

在这个例子中，`all`规则指定了当执行`make all`时要做什么，`program`是目标，而`main.o`, `func1.o`, `func2.o`是依赖的对象文件。`clean`规则则定义了一个清理任务，删除所有中间产物。