数字集成电路中，建立时间和保持时间分别需要用什么样环境的库来完成，为什么？

在数字集成电路设计中，建立时间（setup time）和保持时间（hold time）是两个重要的时序要求，需要使用时序库（timing library）来完成。

时序库是一种包含了不同逻辑元件的时序特性信息的数据库。它提供了关于各种逻辑元件的建立时间和保持时间的数据，这些数据反映了元件在输入和输出之间传递信号所需的最小时间要求。

建立时间是指在时钟信号到达之前，输入信号必须稳定在逻辑门的输入端口上的最小时间。保持时间是指在时钟信号到达之后，输入信号必须保持在逻辑门的输入端口上的最小时间。

时序库中的建立时间和保持时间数据是通过实际测量或模拟得到的，可以基于制造工艺、电源电压等因素进行定制。这些数据对于正确的电路功能和时序性能至关重要，在设计和验证过程中使用它们可以确保电路能够在预期的时钟频率下正常工作。

因此，为了完成建立时间和保持时间的验证，需要使用包含准确时序特性信息的时序库。这样可以确保设计满足时序要求，并避免可能的时序故障。