简述Makefile的作用和规则书写格式。

`Makefile` 是一种在Unix/Linux系统中常用的自动化构建工具，它定义了一系列规则（rules）来管理软件项目的各种构建任务，如编译、链接、测试等。Makefile的核心作用是提供了一种依赖关系管理系统，让开发者能够通过简单的命令快速完成复杂的编译流程，特别是对于大型项目，能显著减少手动操作的时间并降低出错的可能性。

Makefile的基本结构包括以下几个部分：

1. **目标（Targets）**：通常是以`.o`或`.exe`结尾的文件名，代表需要构建的目标，如`.o`表示编译后的对象文件，`.exe`表示可执行文件。

2. **依赖（Dependencies）**：每条规则都会指定依赖于哪些先决条件，通常是源文件或者已经存在的中间产物。

3. **规则（Rules）**：`recipe` 或 `command`，即如何从依赖项创建目标的命令行，例如`cc -c src/file.c -o obj/file.o` 表示用gcc编译`src/file.c`生成`obj/file.o`。

书写格式的一般规则：
- 使用`target : dependency`的格式描述一条规则。
- `$(wildcard pattern)`用于匹配一组文件路径。
- `%.o : %.c`这种通配符形式表示所有`.c`源文件都将被编译为相应的`.o`对象文件。
- `phony`关键字用于标记无实际依赖的任务，如`clean :`表示清理任务。
- `ifeq`, `ifdef`等条件判断语句可以控制规则的执行。

一个基本的Makefile可能会像这样开始：

CC = gcc
CFLAGS = -Wall

all : main.o lib.a
    $(CC) main.o -L. -lmylib -o myapp

main.o : main.c
    $(CC) -c $(CFLAGS) $< -o $@

lib.a : lib.o file1.o file2.o
    ar rcs lib.a $^

clean :
    rm -f *.o main app