systemverilog中，读取文件，如何略过注释行

在SystemVerilog中，我们可以使用`$fgets`和`$sscanf`组合来读取文件并跳过注释行。下面是一个示例代码：

// 打开文件
integer file;
file = $fopen("input.txt", "r");

if (file != 0) begin
    // 定义一个字符串变量用于存储每一行的内容
    string line;
    
    // 循环读取文件中的每一行
    while (!$feof(file)) begin
        // 读取一行内容
        $fgets(line, file);
        
        // 检查行是否以注释符号开头
        if (line[0] == '/') begin
            // 如果是注释行，则跳过继续读取下一行
            continue;
        end
        
        // 如果不是注释行，则进行处理
        // ... 在这里添加你的代码来处理非注释行
        
        // 例如，使用$sscanf解析非注释行中的数据
        int data;
        if ($sscanf(line, "%d", data) == 1) begin
            // 成功解析数据
            $display("Read data: %d", data);
        end
    end
    
    // 关闭文件
    $fclose(file);
end

在上述代码中，我们使用`$fgets`逐行读取文件内容，然后使用`if`语句检查行的开头是否为注释符号`/`。如果是注释行，则使用`continue`语句跳过继续读取下一行；如果不是注释行，则进行进一步的处理，例如使用`$sscanf`解析非注释行中的数据。