fpga方波信号发生器

以下是FPGA方波信号发生器的实现方法：
1. 使用计数器直接产生信号输出，可以通过设置计数器的计数范围和时钟频率来控制输出信号的频率和占空比。具体实现代码如下：

module square_wave_generator(
    input clk, // 时钟信号
    input rst_n, // 复位信号
    output reg out // 方波输出信号
);

reg [15:0] cnt; // 计数器

always @(posedge clk or negedge rst_n) begin
    if (~rst_n) begin
        cnt <= 0;
        out <= 0;
    end else begin
        cnt <= cnt + 1;
        if (cnt >= 50000) begin // 计数范围为50000
            cnt <= 0;
            out <= ~out; // 取反输出
        end
    end
end

endmodule

2. 使用计数器产生存储器的地址，在存储器中存放信号输出的数据。具体实现代码如下：

module square_wave_generator(
    input clk, // 时钟信号
    input rst_n, // 复位信号
    output reg out // 方波输出信号
);

reg [5:0] addr; // 存储器地址
reg [7:0] mem [63:0]; // 存储器，含有64个8位数据，一个周期
reg [15:0] cnt; // 计数器

always @(posedge clk or negedge rst_n) begin
    if (~rst_n) begin
        cnt <= 0;
        addr <= 0;
        out <= 0;
    end else begin
        cnt <= cnt + 1;
        if (cnt >= 50000) begin // 计数范围为50000
            cnt <= 0;
            addr <= addr + 1;
            if (addr >= 64) begin // 存储器地址范围为0~63
                addr <= 0;
            end
            out <= mem[addr];
        end
    end
end

// 存储器初始化，生成一个周期的正弦波数据
initial begin
    for (int i = 0; i < 64; i = i + 1) begin
        mem[i] = $sformatf("%8b", $itor($sin(i * $fdiv(2 * $pi, 64)) * 127 + 128)); // 正弦波数据
    end
end

endmodule