计算机组成原理:用Logisim实现计数器的设计和5位编码器的设计,写出实验报告

时间: 2023-05-28 16:01:06 浏览: 37
实验目的:利用Logisim软件设计实现计数器和5位编码器。 实验原理:计数器是一种用于计数的电路,它可以根据输入的时钟信号逐次增加计数值。5位编码器是一种用来将数字转化为二进制码的电路。它通常用于数字信号的处理和传输。 实验步骤: 1. 打开Logisim软件,选择“new circuit”新建电路; 2. 在电路中添加3个输入端口:一个时钟信号,一个启动信号,一个复位信号; 3. 选中“Gates”选项,添加“AND门”和“NOT门”; 4. 将时钟信号和启动信号分别接入AND门中; 5. 在AND门的输出端接入一个D触发器,其CLR(清零)端接入复位信号; 6. 将D触发器的输出端与一个4位计数器相连,以实现计数功能; 7. 点击“Simulate”按钮测试设计的计数器是否有效; 8. 添加5个输出端口及5个LED灯,表示输出的二进制码; 9. 将计数器的输出信号分别接入编码器的输入端口,以实现数字信号到二进制码的转换; 10. 点击“Simulate”按钮测试设计的编码器是否有效。 实验结果: 设计得到的计数器可以逐次增加计数值,并且可以通过启动信号和复位信号控制计数器的运行。 设计得到的5位编码器可以将数字信号转换成为二进制码,并可以通过LED灯显示输出的二进制码。 实验思考: 1. 在实验中如何通过输入端口控制计数器的启动和复位? 通过给计数器设计两个输入端口:一个是启动信号,一个是复位信号。在计数器的设计中,将启动信号开启时钟信号的传输,使得计数器开始工作;将复位信号传入D触发器的CLR端口,并将计数器的值清零。 2. 如何将计数器输出的数字信号转化为二进制码? 通过使用编码器来实现数字信号到二进制码的转换。计数器的输出信号分别接入编码器的输入端口,由编码器将输出的数字信号转化成为对应的二进制码,并且输出到LED灯上显示。

相关推荐

实验目的: 使用Logisim软件设计并实现计数器和5位编码器。 实验原理: 计数器是数字电路中的一种基本电路,它能够根据输入的时钟信号进行计数,并输出相应的计数值。在本实验中,我们将设计一个4位二进制计数器。 编码器是数字电路中的一种电路,可以将一个数值编码成另一种形式的数值,通常是二进制编码。在本实验中,我们将设计一个5位二进制编码器,将输入的十进制数转换为二进制数,并输出相应的5位二进制编码值。 实验器材: 计算机、Logisim软件。 实验流程: 1、打开Logisim软件,新建一个文件。 2、在工具栏中选择计数器电路的基本组件:时钟、T型触发器、与门,拖动到文件中。 3、将时钟的频率设置为50Hz,在T型触发器的D输入端连接一个短暂脉冲电路,并将时钟信号连接到CK端。 4、点击与门的输入端,使用Ctrl+C和Ctrl+V分别复制4个与门,进行4位二进制计数器的设计。 5、连接计数器的输出端到5个输入端口,并在输出端口添加5个LED灯,分别用于显示计数器打到的相应位数。 6、用同样的方法设计5位二进制编码器,将输入的十进制数转化为二进制数,并输出相应的5位二进制编码值。 7、连接编码器的输出端到5个输入端口,并在输出端口添加5个LED灯,分别用于显示编码器输出的相应位数。 8、完成以上设计后,点击仿真按钮进行仿真,观察各个端口对应的LED灯的亮灭情况,验证设计的正确性。 实验结果: 经过实验,我们成功完成了4位二进制计数器和5位二进制编码器的设计,并通过Logisim软件进行仿真,证明了设计的正确性。 实验结论: 计数器和编码器是数字电路中的基本电路,通过Logisim软件可以很方便地进行设计,并通过仿真验证电路的正确性。
本题需要使用Logisim软件来实现计数器的设计和5位编码器的设计,以下是具体步骤: 1. 打开Logisim软件,选择新建电路,新建一个空电路。 2. 在工具栏中选择计数器器件,然后拖动到电路中。 3. 在计数器器件的属性中,设置计数器的宽度为4位,最小值为0,最大值为15,计数器的计数方式选择单向计数。 4. 在工具栏中选择显示器件,然后拖动到电路中。 5. 在显示器件的属性中,设置显示器的宽度为4位,显示器的显示方式选择二进制。 6. 连接计数器器件和显示器件的输入输出,使得计数器的输出通过连接线连接到显示器的输入。 7. 保存电路,然后单击“模拟”按钮,就可以看到计数器的运行效果了。 8. 接着,要实现5位编码器的设计,首先拖动5个输入管脚到电路中。 9. 在工具栏中选择编码器件,然后拖动到电路中。 10. 连接输入管脚和编码器件的输入,使得输入管脚的输出通过连接线连接到编码器件的输入。 11. 在编码器件的属性中,设置编码器的宽度为5位,输出方式选择独立。 12. 在工具栏中选择显示器件,然后拖动到电路中。 13. 在显示器件的属性中,设置显示器的宽度为5位,显示器的显示方式选择二进制。 14. 连接编码器件和显示器件的输入输出,使得编码器件的输出通过连接线连接到显示器的输入。 15. 保存电路,然后单击“模拟”按钮,就可以看到编码器的运行效果了。 以上就是使用Logisim软件实现计数器的设计和5位编码器的设计的具体步骤。实验效果图如下图所示: ![计数器和5位编码器的电路图](https://img-blog.csdnimg.cn/20211211174054113.png) 在本实验中,计数器的作用是对输入的时钟信号进行计数,并将计数结果输出到显示器上。在示例中,计数器的计数方式是单向计数,从0开始递增,最大值为15,在达到最大值后,计数器会自动清零重新计数。 5位编码器的作用是将输入的二进制信号进行编码,并将编码结果输出到显示器上。在示例中,输入的信号为8位二进制数10110,经过编码后输出结果为01100。 通过本实验,我们掌握了使用Logisim软件实现计数器和编码器的方法,这种方法可以用于数字电路的设计和仿真。
实验目的: 本实验的主要目的是通过设计24进制计数器电路,来学习数字电路设计的基本原理和方法。同时,通过实验加深对计数器电路的理解,并掌握其工作原理和实现方法。 实验内容: 本实验的主要内容是设计一个24进制计数器电路。具体步骤如下: 1.分析计数器电路的工作原理,确定电路的功能和输入输出端口。 2.根据电路的功能和输入输出端口,使用逻辑门和计数器等数字电路元器件进行电路设计。 3.进行电路仿真和测试,验证计数器电路的正确性和可靠性。 实验原理: 计数器电路是一种常用的数字电路元器件,它可以根据时钟信号对输入信号进行计数。在本实验中,设计的是一个24进制计数器电路,其工作原理如下: 1.将时钟信号输入到计数器电路中。 2.计数器电路根据时钟信号对输入信号进行计数,并输出当前的计数值。 3.当计数值达到24时,计数器电路将计数值清零并重新开始计数。 实验结果: 经过电路设计、仿真和测试,本实验得到了一个能够正确进行24进制计数的计数器电路。在实验中,通过改变时钟信号,验证了计数器电路的正确性和可靠性。 实验小结: 本实验通过设计24进制计数器电路,让我们更深入地了解了数字电路设计的基本原理和方法。同时,实验中还学习了数字电路仿真和测试的基本技巧,提高了我们的实验能力和设计水平。通过本实验的学习,我们对计数器电路的理解更加深入,为今后的学习和研究打下了坚实的基础。
### 回答1: 计数器设计与应用-24小时计时器(logisim)是一种电子电路设计,用于计时24小时的时间。它可以通过logisim软件进行设计和模拟,实现计时功能。这种计时器可以广泛应用于各种场合,如家庭、工厂、学校等地方,用于计时各种活动和任务。设计24小时计时器需要考虑到时钟信号、计数器、显示器等多个因素,需要进行精细的设计和调试,以确保计时器的准确性和稳定性。 ### 回答2: 计数器设计与应用-24小时计时器是使用数字电路的基础知识来完成的一个重要任务。在这个任务中,计数器的设计和应用是关键所在。在实际的生活中,我们经常需要进行计时,比如说在运动时,我们需要用计时器来记时间,或者在烹饪过程中,我们也需要计时。而在自动化控制方面,我们也需要用到计时器。 这个24小时计时器是用Logisim软件设计的,它可以直观地展示数字电路中各个部分的功能和连接方式。在这个计时器设计中,我们需要用到异步规则同步计数器,以实现小时和分钟的计数功能。计数器可以采用递增/递减方式,以达到计时的目的。在设计过程中,我们需要考虑的因素有:计数范围、计数器显示器、按键控制、时钟信号源等。 首先,我们需要设计计数器的计数范围。对于24小时计时器来说,它的计数范围是0到23,而分钟的计数范围则是0到59。在设计递增/递减方法时,需要考虑每个数码管段的显示问题,要确保能够正确显示计数值。在显示器件方面,我们需要使用集成电路BCD至七段译码器来完成显示功能。 其次,我们需要设计按键控制功能。计时器的主要控制方式是通过按键来实现的。在这里,我们需要添加设计好的单向按键,实现选时和选分的功能。按键控制需要与计数器相结合,通过计数器和按键的协调运行,完成计时器计时的基础功能。 最后,时钟信号源也是设计计时器的重要因素之一。时钟信号源同样可以使用Logisim中的时钟组件进行设计。时钟的频率需要与计数器设计的速率相匹配,从而完成基于时钟脉冲的计时任务。 总之,计数器设计与应用-24小时计时器是数字电路设计中的一个重要任务。通过该任务,可以深入理解数字电路的设计原理和实现方法。通过Logisim软件的使用,可以更加直观地展示计时器的各部分组成和功能,在生活和工业中有广泛应用。 ### 回答3: 计时器普遍应用于各种电子设备中,尤其是嵌入式系统和数字电路中。而在数字电路中,计时器经常使用计数器来实现。在本文中,我们将探讨一个简单的数字电路设计:24小时计时器(logisim)。 首先,让我们理解一下日常生活中的24小时计时器。如同名字所示,这个计时器能够用来计时24小时。在电子设备中,这个计时器可以用于控制电器开关、定时器、报警器等。 数字计时器设计就是数字电路设计中的一环。相信大部分读者都学习过数字电路。数字电路基于数字信号,能够处理数字信号并输出数字信号。而计数器就是一个数字信号计算机,它计数并输出数字信号。这个计时器可以由Logic Sim softwares支持。 接下来,我们显示如何用logisim来设计24小时计时器。首先,我们需要选择集成芯片类型,因为计数器常用于集成芯片中,选择型号为7474。接着,我们需要按下面的步骤进行连接: 1.钟脉冲连接 Count Up Pin。 2.设置 5 广场计数器。 3.设计一个 24位二进制计数器,将其启用或禁用以计时24小时。 4.连接电源并添加LED,用于显示电路输出。 通过这种设计,我们可以创建一个24小时计时器,可以持续计时24小时并输出指定格式的时间。 总之,数字计时器是电子设备中必不可少的一部分。通过简单的logisim计时器设计,您可以学习如何使用数字计数器设计电路,以及如何通过数字电路控制和计时设备。
### 回答1: 广告流水灯电路是一种常见的电子显示器件,通过利用计数器和译码器的组合可以实现流水灯效果。在这个课程设计中,我们将学习如何使用这两个电子元件来制作一个简单的广告流水灯电路。 首先,我们需要一个4位的二进制计数器。这个计数器可以通过一个外部的时钟信号来驱动,并在每个时钟脉冲上加1。当计数器达到最大值时,它将重新从0开始计数。 接下来,我们需要一个译码器来将计数器的输出转换为驱动LED灯的信号。在广告流水灯电路中,我们需要8个LED灯,因此我们选择一个3-8译码器。这个译码器具有3个输入引脚和8个输出引脚。根据计数器的输出值,译码器会将对应的输出引脚置高电平,从而点亮相应的LED灯。 我们可以将译码器的输出与LED灯连接,从而在每个计数器的时钟脉冲下,不同的LED灯会依次点亮,实现广告流水灯的效果。 当译码器达到最大输出时,我们希望回到最初的状态,这时我们可以利用译码器的另外一个输出引脚来将计数器复位为0,从而继续循环显示广告流水灯。 在课程设计中,我们还可以为广告流水灯电路添加一些特色功能,例如调整流水速度或改变LED灯的亮灭模式。这些功能可以通过调整计数器的时钟频率或增加其他逻辑电路来实现。 通过实践课程设计,我们能够理解计数器和译码器在电子电路中的应用,并掌握广告流水灯电路的制作方法。这将为我们今后的电子设计和工程项目打下坚实的基础。 ### 回答2: 广告流水灯电路是一种常见的电子设计实验,通过利用计数器和译码器的组合来实现。计数器用于产生计时信号,译码器则将计数器的输出解码为对应的LED灯的控制信号。 首先,需要选择适当的计数器和译码器芯片,例如常用的74LS90计数器和74LS47译码器。74LS90是一个四位二进制计数器,它可以产生从0到9的十个计数器输出。74LS47是一个BCD-7段译码器,用于将四位二进制计数器输出转换为对应的7段LED灯的控制信号。 将74LS90的输出引脚Q0、Q1、Q2和Q3连接到74LS47的A、B、C和D输入端。将74LS47的7位输出端a、b、c、d、e、f和g连接到对应的7段LED灯。此时,当74LS90计数器从0开始计数时,74LS47会根据计数器的输出进行解码,并产生控制信号来点亮对应的LED灯。 为了实现流水灯效果,可以通过添加一个时钟信号来驱动74LS90计数器的工作。可以使用一个555定时器芯片产生一个稳定的方波信号作为时钟信号。将555定时器的输出连接到74LS90计数器的时钟输入端CLK。通过调整555定时器的工作频率,可以控制流水灯的速度。 为了进一步增强流水灯效果,还可以在每个LED灯的引脚上添加一个电阻,用于控制灯的亮度。亦可以选择扩展译码器和计数器的位数,增加更多的LED灯,以实现更多变化的流水灯效果。 总之,利用计数器和译码器组合可以实现广告流水灯电路设计。这种设计简单且易于理解,是电路设计课程中常见的实验。通过调整时钟频率和添加亮度控制等元素,可以定制不同效果的广告流水灯电路。
### 回答1: 头歌计算机组成原理是一种单总线CPU设计七关的理论模型。单总线是一种计算机内部传输数据的结构,它是指计算机内部各个部件共享同一个总线进行数据传输。而CPU则是计算机的核心部件,负责执行各种指令。 头歌计算机组成原理中的七关是指CPU的七个关键部分。这些部分包括指令寄存器、程序计数器、算术逻辑单元、控制单元、数据寄存器、地址寄存器和数据总线。指令寄存器用于存储当前正在执行的指令,程序计数器则用于存储下一条要执行的指令的地址。算术逻辑单元负责进行各种运算操作,控制单元则负责控制整个CPU的工作。数据寄存器和地址寄存器分别用于存储数据和地址,数据总线则负责在各个部件之间传输数据。 头歌计算机组成原理的单总线CPU设计七关可以更好地理解计算机内部各个部分之间的关系,并为计算机的设计提供指导。通过这种设计,CPU的各个部分能够有效协调工作,实现指令的执行和数据的传输。这种设计模型在计算机体系结构中起着重要的作用,帮助人们更好地理解计算机的工作原理。同时,它也为计算机的性能和效率提供了一定的设计指导,使得计算机的运行更加快捷高效。 ### 回答2: 头歌计算机组成原理单总线CPU设计七关是指在计算机硬件设计中,通过完成七个关键步骤来设计单总线CPU结构。 首先,我们需要明确计算机的基本组成部分,包括CPU、内存、输入输出设备等。在设计单总线CPU时,关键是确定如何实现指令的执行和数据的传输。 第一关是指令执行周期的设计。在设计CPU时,需要考虑指令的取指、译码、执行等各个阶段的时间长度,以确保指令能够按顺序执行。 第二关是指令寻址方式的设计。在单总线CPU中,我们需要决定如何使用地址来访问内存中的数据。常见的寻址方式有直接寻址、间接寻址、寄存器寻址等,根据具体需求选择合适的方式来实现指令的执行。 第三关是数据传输的设计。在单总线CPU中,需要确定如何将数据从内存传输到寄存器或其他设备中。常见的数据传输方式有直接传输、DMA传输等,在设计过程中需要权衡各种方式的优劣。 第四关是指令流水线设计。为了提高CPU的运行效率,可以通过流水线技术将指令的执行过程划分为多个阶段,并同时执行不同指令的不同阶段,从而实现指令的并行执行。 第五关是中断处理的设计。在计算机使用过程中,可能会发生各种中断事件,需要设计合适的中断处理机制来处理这些事件。这包括中断向量表的设计、中断响应的优先级等。 第六关是异常处理的设计。与中断不同,异常是指计算机内部的错误或非法操作,需要设计相应的异常处理机制来处理这些异常事件。这包括异常向量表的设计、异常处理程序的编写等。 第七关是CPU性能优化的设计。通过优化运算单元、增加缓存、改进总线传输速度等方式,可以提高单总线CPU的运行速度和性能。 综上所述,头歌计算机组成原理单总线CPU设计七关包括指令执行周期设计、指令寻址方式设计、数据传输设计、指令流水线设计、中断处理设计、异常处理设计和CPU性能优化设计。通过完成这七个关键步骤,可以设计出高效可靠的单总线CPU结构。 ### 回答3: 头歌计算机组成原理单总线CPU设计七关主要包括:总线的设计、寄存器的设计、指令的设计、微操作的设计、单总线CPU的存储器设计、单总线CPU的运算器设计以及单总线CPU的控制器设计。 首先是总线的设计,总线是连接计算机各个部件的通信媒介,要进行总线的设计需要确定总线的宽度和工作频率。 其次是寄存器的设计,寄存器是CPU中的数据存储单元,设计时需要确定寄存器的数量和功能,如通用寄存器、指令寄存器等。 指令的设计是单总线CPU设计的重要部分,需要确定指令的格式和操作码,以及指令的执行步骤和时序控制。 微操作的设计是指将指令的各个步骤划分为多个微操作,并为每个微操作设计相应的控制信号,以实现指令的执行。 单总线CPU的存储器设计包括指令存储器和数据存储器的设计,确定存储器的大小和存储器地址的映射方式,并设计相应的存储器控制电路。 单总线CPU的运算器设计主要包括算术逻辑单元(ALU)的设计,确定ALU的功能和运算位宽,并设计相应的运算电路。 最后是单总线CPU的控制器设计,控制器是单总线CPU的指挥中枢,需要确定指令的执行步骤和时序,并设计相应的控制电路和状态寄存器。 以上七关涵盖了单总线CPU设计的关键点和各个部分的设计要求,通过逐步完成这些设计关卡,可以成功设计出符合要求的单总线CPU。

最新推荐

数电课程设计-四位二进制减法计数器

数电课程设计-四位二进制减法计数器目录:一.课程设目的 1 二.课设题目实现框图 1 2 三.实现过程 1 3 1.VHDL 1 13 1.1建立工程 1 13 1.2VHDL源程序 6 3 1.3编译及仿真过程 8 3 1.4引脚锁定及下载 11 3 ...

单片机C语言程序设计:用计数器中断实现100以内的按键计数

名称:用计数器中断实现 100 以内的按键计数 说明:本例用 T0 计数器中断实现按键技术,由于计数寄存器初值为 1,因此 P3.4 引脚的每次负跳变都会触发 T0 中断,实现计数值累加。计数器的清零用外部中断 0 控制。

logisim16位自动运算器

利用封装好的运算器,以及RAM模块,寄存器模块,计数器等logisim模块构建一个自动运算电路,该电路由时钟驱动,可自动完成RAM模块(32*16位)0-15号单元的累加,并将累加的中间结果回存到同一RAM模块16-31号单元。...

EDA实验报告 异步清除十进制加法计数器的设计

异步清除是指复位信号有效时,直接将计数器的状态清零。在本设计中,复位信号为clr,低电平有效;时钟信号时clk,上升沿是有效边沿。在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001...

单片机程序设计-脉冲计数器的设计.docx

要求:1. 51 有两个定时/计数器,本实验中,定时/计数器 1 做定时用,定时 1 秒; 定时/计数器 0 做计数用。单片机将在 1 秒内对脉冲计数并送四位数码管实时显示;

代码随想录最新第三版-最强八股文

这份PDF就是最强⼋股⽂! 1. C++ C++基础、C++ STL、C++泛型编程、C++11新特性、《Effective STL》 2. Java Java基础、Java内存模型、Java面向对象、Java集合体系、接口、Lambda表达式、类加载机制、内部类、代理类、Java并发、JVM、Java后端编译、Spring 3. Go defer底层原理、goroutine、select实现机制 4. 算法学习 数组、链表、回溯算法、贪心算法、动态规划、二叉树、排序算法、数据结构 5. 计算机基础 操作系统、数据库、计算机网络、设计模式、Linux、计算机系统 6. 前端学习 浏览器、JavaScript、CSS、HTML、React、VUE 7. 面经分享 字节、美团Java面、百度、京东、暑期实习...... 8. 编程常识 9. 问答精华 10.总结与经验分享 ......

事件摄像机的异步事件处理方法及快速目标识别

934}{基于图的异步事件处理的快速目标识别Yijin Li,Han Zhou,Bangbang Yang,Ye Zhang,Zhaopeng Cui,Hujun Bao,GuofengZhang*浙江大学CAD CG国家重点实验室†摘要与传统摄像机不同,事件摄像机捕获异步事件流,其中每个事件编码像素位置、触发时间和亮度变化的极性。在本文中,我们介绍了一种新的基于图的框架事件摄像机,即SlideGCN。与最近一些使用事件组作为输入的基于图的方法不同,我们的方法可以有效地逐个事件处理数据,解锁事件数据的低延迟特性,同时仍然在内部保持图的结构。为了快速构建图,我们开发了一个半径搜索算法,该算法更好地利用了事件云的部分正则结构,而不是基于k-d树的通用方法。实验表明,我们的方法降低了计算复杂度高达100倍,相对于当前的基于图的方法,同时保持最先进的性能上的对象识别。此外,我们验证了我们的方�

下半年软件开发工作计划应该分哪几个模块

通常来说,软件开发工作可以分为以下几个模块: 1. 需求分析:确定软件的功能、特性和用户需求,以及开发的目标和约束条件。 2. 设计阶段:根据需求分析的结果,制定软件的架构、模块和接口设计,确定开发所需的技术和工具。 3. 编码实现:根据设计文档和开发计划,实现软件的各项功能和模块,编写测试用例和文档。 4. 测试阶段:对软件进行各种测试,包括单元测试、集成测试、功能测试、性能测试、安全测试等,确保软件的质量和稳定性。 5. 发布和部署:将软件打包发布,并进行部署和安装,确保用户可以方便地使用软件。 6. 维护和更新:对软件进行维护和更新,修复漏洞和Bug,添加新的特性和功能,保证

数据结构1800试题.pdf

你还在苦苦寻找数据结构的题目吗?这里刚刚上传了一份数据结构共1800道试题,轻松解决期末挂科的难题。不信?你下载看看,这里是纯题目,你下载了再来私信我答案。按数据结构教材分章节,每一章节都有选择题、或有判断题、填空题、算法设计题及应用题,题型丰富多样,共五种类型题目。本学期已过去一半,相信你数据结构叶已经学得差不多了,是时候拿题来练练手了,如果你考研,更需要这份1800道题来巩固自己的基础及攻克重点难点。现在下载,不早不晚,越往后拖,越到后面,你身边的人就越卷,甚至卷得达到你无法想象的程度。我也是曾经遇到过这样的人,学习,练题,就要趁现在,不然到时你都不知道要刷数据结构题好还是高数、工数、大英,或是算法题?学完理论要及时巩固知识内容才是王道!记住!!!下载了来要答案(v:zywcv1220)。

开集域自适应方法及其在靶点发现中的应用

9322基于开集域自适应的新靶点发现Taotao Jing< $,Hongfu LiuXiang,and Zhengming Ding<$†美国杜兰大学计算机科学系‡美国布兰代斯大学Michtom计算机科学学院网址:tjing@tulane.edu,hongfuliu@brandeis.edu,网址:www.example.com,zding1@tulane.edu摘要开集域自适应算法(OSDA)认为目标域包含了在外部源域中未观察到的新类别的样本不幸的是,现有的OSDA方法总是忽略了看不见的类别的信息的需求,并简单地将它们识别为“未知”集合而没有进一步的这促使我们通过探索底层结构和恢复其不可解释的语义属性来更具体地理解未知类别。在本文中,我们提出了一种新的框架,以准确地识别目标领域中的可见类别,并有效地恢复未见过的类别的语义属性具体而言,结构保持部分对齐开发,通过域不变的特征学习识别看到的基于视觉图的属性传播是为了通过视觉语义映射将可见属�