verilog写一个幅度可调的正弦波

下面是一个简单的 Verilog 代码，用于生成幅度可调的正弦波：

module sin_wave(
    input clk,
    input rst,
    input [7:0] freq,
    input [7:0] amplitude,
    output reg signed [15:0] sin_out
);

reg [31:0] phase_acc;
reg [15:0] sin_data;

always @(posedge clk) begin
    if (rst) begin
        phase_acc <= 0;
        sin_data <= 0;
    end else begin
        phase_acc <= phase_acc + freq;
        sin_data <= amplitude * $sin(phase_acc[31:16]);
    end
end

assign sin_out = sin_data;

endmodule

该模块有四个输入和一个输出：

- `clk`：时钟信号
- `rst`：复位信号
- `freq`：正弦波的频率，8位无符号整数
- `amplitude`：正弦波的幅度，8位无符号整数
- `sin_out`：正弦波输出，16位有符号整数

在时钟上升沿触发的 `always` 块中，使用相位累加器 `phase_acc` 记录正弦波的相位，同时使用 `$sin` 函数计算正弦波的值，乘以 `amplitude` 后输出到 `sin_data` 中，最终输出到 `sin_out` 中。在复位信号为高电平时，相位累加器和正弦波输出都被清零。