Verilog写一个黑白竖格
时间: 2023-08-10 22:05:25 浏览: 43
以下是使用 Verilog 实现黑白竖格的代码:
```verilog
module black_white_vertical_grid(
input clk,
output reg [7:0] leds
);
reg [2:0] counter;
always @(posedge clk) begin
counter <= counter + 1;
if(counter == 4'b0000 || counter == 4'b0111) begin
leds <= 8'b10101010; // black
end else begin
leds <= 8'b01010101; // white
end
end
endmodule
```
这个模块同样有一个时钟输入和一个8位的 LED 输出。在 always 块中,我们使用一个3位计数器来交替显示黑色和白色。当计数器的值为0000或0111时,我们将LED输出设置为黑色,否则我们将LED输出设置为白色。这样可以实现黑白交替显示的效果。
相关问题
用always块写一个黑白竖格到板上
以下是用 always 块写的黑白竖格到板上的 Verilog 代码:
```verilog
module black_white_vertical_grid(
input clk,
output reg [7:0] leds
);
reg [2:0] counter;
always @(posedge clk) begin
counter <= counter + 1;
case(counter[2:0])
3'b000: leds <= 8'b10101010; // black
3'b001: leds <= 8'b01010101; // white
default: counter <= 3'b000; // reset counter
endcase
end
endmodule
```
这个模块有一个时钟输入和一个8位的 LED 输出。在 always 块中,我们使用一个3位计数器来交替显示黑色和白色。当计数器的低3位为000时,我们将LED输出设置为黑色,当计数器的低3位为001时,我们将LED输出设置为白色。当计数器的低3位为其它值时,我们将计数器重置为000,以便重新开始显示黑色和白色。
Verilog实现竖条黑白格.
以下是一个简单的Verilog代码实现竖条黑白格模式:
```
module black_white(
input clk,
output reg [7:0] led
);
reg [3:0] counter;
always @(posedge clk) begin
counter <= counter + 1;
if (counter == 4'd7) begin
counter <= 4'd0;
end
end
always @(posedge clk) begin
if (counter < 4'd4) begin
led <= 8'b10101010;
end else begin
led <= 8'b01010101;
end
end
endmodule
```
该代码实现了一个计数器 `counter`,每当计数器的值从7变为0时,输出 `led` 灯的模式就会发生变化。当 `counter` 的值小于4时,`led` 灯输出的是黑白相间的竖条模式;当 `counter` 的值大于等于4时,`led` 灯输出的是白黑相间的竖条模式。
相关推荐
![docx](https://img-home.csdnimg.cn/images/20210720083331.png)
![zip](https://img-home.csdnimg.cn/images/20210720083736.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)