请详细说明如何在MATLAB中应用`poly2trellis`, `convenc` 和 `vitdec` 函数进行卷积编码与Viterbi译码，并阐述如何在FPGA上进行仿真验证。

在MATLAB中，实现卷积编码与Viterbi译码主要通过`poly2trellis`, `convenc` 和 `vitdec` 函数来完成。首先，使用`poly2trellis`函数创建卷积编码器的逻辑关系图（trellis结构）。例如，`poly2trellis(7, [133171])`将创建一个7状态的卷积编码器，其对应的生成多项式为133和171。然后，`convenc`函数根据给定的输入信息和trellis结构生成卷积编码输出。最后，`vitdec`函数根据编码数据、trellis结构和其他参数（如回溯长度和操作模式）执行Viterbi译码过程。

参考资源链接：[MATLAB中的Viterbi译码实现与卷积编码探讨](https://wenku.csdn.net/doc/2c3dwvt45p?spm=1055.2569.3001.10343)

在FPGA上进行仿真验证时，通常先在MATLAB中进行算法仿真和验证。这一过程确保了算法的正确性，并为FPGA设计提供了基础。在MATLAB中使用这些函数进行仿真的关键步骤包括：
1. 定义原始信息序列`msg`，例如使用随机二进制序列。
2. 使用`poly2trellis`函数创建trellis结构。
3. 利用`convenc`函数进行卷积编码，得到编码后的数据`code`。
4. 应用`vitdec`函数进行Viterbi译码，获取解码后的信息。

在FPGA硬件实现之前，可以通过MATLAB生成的代码或使用MATLAB与Xilinx System Generator等工具来验证算法的正确性。当算法在MATLAB仿真环境中表现良好后，可以将其转换为FPGA硬件描述语言（如VHDL或Verilog），然后利用Xilinx或其它FPGA平台进行仿真和硬件实现。

为了在MATLAB环境中进行更深入的学习和实践，建议参考《MATLAB中的Viterbi译码实现与卷积编码探讨》。这份文档提供了详细的代码示例和参数配置，能够帮助你更好地理解如何在MATLAB中实现卷积编码和Viterbi译码，以及如何在FPGA环境中进行相应的仿真验证。

参考资源链接：[MATLAB中的Viterbi译码实现与卷积编码探讨](https://wenku.csdn.net/doc/2c3dwvt45p?spm=1055.2569.3001.10343)