请用VHDL语言编写mux21a结构体程序

在 VHDL 中，Mux21A（2:1 多路复用器）是一个基本的数字逻辑电路，它接受两个输入信号（I0 和 I1），并基于控制信号 S 来选择其中一个作为输出。下面是一个简单的 VHDL 程序示例，用于描述 Mux21A 结构：

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mux21a is
   Port ( I0, I1 : in STD_LOGIC;
          S : in STD_LOGIC_VECTOR(1 downto 0);
          Y : out STD_LOGIC);
end mux21a;

architecture Behavioral of mux21a is
begin
   process(I0, I1, S)
      variable selection : STD_LOGIC := '0'; -- 初始化选择线为0，对应I0
   begin
      if S = "10" then -- 当S=1时，选择I1
         selection <= '1';
      elsif S = "01" then -- 否则，选择I0
         selection <= '0';
      end if;

      Y <= I0 when selection = '0' else I1; -- 根据selection输出I0或I1到Y
   end process;
end Behavioral;

这个实体 (`entity`) 定义了端口 `I0`, `I1`, `S` 和 `Y`，而架构 (`architecture`) 内部包含了处理过程，根据 `S` 的值动态选择 `I0` 或 `I1` 输出。