lmg_synopsys
时间: 2023-06-20 13:03:12 浏览: 130
LCD.zip_LMG160160_hd61830_library HD61830
lmg_synopsys 是一个基于 Synopsys Design Compiler 的逻辑综合工具。它可以将 RTL 代码转换为门级网表,并进行时序分析和优化,以满足目标时序约束和面积约束。lmg_synopsys 还支持多种时序分析和优化选项,如时钟门控时序优化、时钟插入、异步时序优化等。它适用于各种数字电路设计,包括 ASIC、FPGA、SOC 等。
阅读全文