如果输出值大于5,数码管后三位显示HHH
时间: 2024-02-27 16:54:54 浏览: 19
下面是修改后的Verilog代码,用于控制三位数码管的显示,当输入值大于5时,数码管后三位显示为HHH:
```verilog
module three_digit_display(input [7:0] number, output reg [2:0] digit, output reg [7:0] segment);
always @ (number) begin
case(number)
0: segment = 8'b11000000;
1: segment = 8'b11111001;
2: segment = 8'b10100100;
3: segment = 8'b10110000;
4: segment = 8'b10011001;
5: segment = 8'b10010010;
default: segment = 8'b11111111; // 其它数字不显示
endcase
end
always @ (posedge clk) begin
if (number > 5) begin
digit = 3'b000; // 显示HHH,关闭所有数码管
segment = 8'b01111000;
end else begin
case(digit)
0: begin
segment = number[3:0];
digit = 3'b001;
end
1: begin
segment = number[6:4];
digit = 3'b010;
end
2: begin
segment = number[9:7];
digit = 3'b100;
end
default: digit = 3'b001;
endcase
end
end
endmodule
```
这个模块与原来的模块相比,只是增加了一个判断语句,判断输入值是否大于5,如果大于5,则显示为HHH,否则按照原来的逻辑进行显示。当显示为HHH时,数码管后三位的 LED 灯都会点亮,显示为H。
相关推荐
![pdf](https://img-home.csdnimg.cn/images/20210720083512.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)