Verilog交通灯

Verilog语言是一种硬件描述语言，用于描述数字系统的行为和结构。下面是一个使用Verilog描述的简单交通灯控制器。

module traffic_light(
  input wire clk,
  input wire reset,
  output reg red,
  output reg yellow,
  output reg green
);

// 状态机定义
typedef enum logic [1:0] {RED, RED_YELLOW, GREEN, YELLOW} state_t;
reg [1:0] state;

// 状态控制
always @(posedge clk or posedge reset) begin
  if (reset) begin
    state <= RED;
  end else begin
    case (state)
      RED:         state <= RED_YELLOW;
      RED_YELLOW:  state <= GREEN;
      GREEN:       state <= YELLOW;
      YELLOW:      state <= RED;
    endcase
  end
end

// 输出控制
always @(state) begin
  case (state)
    RED:         begin red = 1; yellow = 0; green = 0; end
    RED_YELLOW:  begin red = 1; yellow = 1; green = 0; end
    GREEN:       begin red = 0; yellow = 0; green = 1; end
    YELLOW:      begin red = 0; yellow = 1; green = 0; end
  endcase
end

endmodule

上述Verilog代码实现了一个简单的交通灯控制器。它使用一个状态机来控制三个交通灯的状态转换，包括红灯、黄灯和绿灯。输出控制部分根据状态机的状态来设置相应的输出信号。

注意，该代码仅为示例，需要根据具体设计需求进行修改和适配。