uvm_p_declare_sequencer

`uvm_p_declare_sequencer` 是 UVM 中用于声明一个 sequencer 的宏。这个宏可以在 UVM 组件的构造函数中使用，用于将一个 sequencer 注册到 UVM 的 factory 中，以便后续可以通过 factory 创建该 sequencer 的实例。

在使用 `uvm_p_declare_sequencer` 宏时，需要提供以下参数：

- `type`：指定要声明的 sequencer 的类型名称。
- `seqr_class`：指定 sequencer 的基类名称。通常为 `uvm_sequencer`。
- `req`：指定该 sequencer 可以处理的请求类型列表，以 `,` 分隔。如果该 sequencer 可以处理所有类型的请求，则可以使用 `uvm_sequence_item`。
- `rsp`：指定该 sequencer 可以产生的响应类型列表，以 `,` 分隔。如果该 sequencer 能够产生所有类型的响应，则可以使用 `uvm_sequence_item`。

例如，以下代码示例展示了如何使用 `uvm_p_declare_sequencer` 宏声明一个名为 `my_sequencer` 的 sequencer：

class my_sequencer extends uvm_sequencer #(my_sequence_item);
  // ...
endclass

// 在构造函数中使用 uvm_p_declare_sequencer 宏
function new(string name, uvm_component parent);
  super.new(name, parent);
  `uvm_p_declare_sequencer(my_sequencer, uvm_sequencer, my_sequence_item, my_sequence_item)
endfunction