基于Verilog HDL实现将0到999999范围的随机十进制数字转为BCD码

以下是基于 Verilog HDL 的代码实现：

module decimalToBCD (input [19:0] decimal, output reg [23:0] bcd);

// Decimal to BCD conversion using repeated division by 10
always @ (decimal) begin
    integer i;
    reg [3:0] remainder; // Remainder of division by 10
    bcd = 0; // Initialize BCD output
    for (i = 0; i < 6; i = i + 1) begin // Convert 6 digits of decimal number
        remainder = decimal % 10; // Get remainder of division by 10
        decimal = decimal / 10; // Divide decimal number by 10
        bcd[4*i+3:4*i] = remainder; // Store remainder as BCD digit
    end
end

endmodule

在上述代码中，我们使用了一个 always 块，以便在输入 decimal 更改时执行十进制到 BCD 转换。循环从最低位开始，通过反复除以10来计算每个BCD数字。每次计算的余数被存储在一个 4 位的寄存器中，并将其存储在 bcd 输出中的相应位置。

测试该模块的方法是将随机十进制数字作为输入 decimal，并检查输出 bcd 是否正确地表示了输入数字的 BCD 码。