利用Vivado软件设计流水灯实验：要求按一下HDU-XL-01平板上的R4按钮就可以实现LED1到LED32的依次自动亮灯。给出实验完整的代码，仿真代码以及引脚约束

利用Vivado软件设计流水灯实验通常涉及到Xilinx FPGA平台，如Zynq UltraScale+系列，使用了硬件描述语言HDL（如Verilog或VHDL）。对于你所描述的需求，我们需要创建一个简单的状态机来控制LED的亮灯顺序，并通过IO端口连接到HDU-XL-01的R4按钮。

首先，你需要了解基本的流程：

1. **项目设置**:
- 新建一个Vivado工程，选择适合的FPGA器件。
- 创建新IP -> State Machine (FSM)模块作为主控制器。

2. **模块设计**:
- 在FSM IP中编写状态转移表，每按下一次R4，状态机从LED1开始递增直到LED32。
- 每个LED对应一个输出信号，状态机控制它们的高电平点亮。

3. **连接IO**:
- R4按钮需要映射到IOB或PS（片上系统）的一个输入，以便读取用户操作。
- LED接口也需要配置成输出，连接到相应的FPGA布线区域。

4. **仿真验证**:
- 使用Vivado的Simulator进行功能仿真，确认按键按下后的LED亮灯顺序。

5. **综合生成硬件**:
- 实施并综合设计，将高级语言转换为硬件描述。

6. **下载到硬件**:
- 将设计文件下载到目标板上，比如通过JTAG或AXI-Stream。

由于代码较长且依赖于具体的Vivado版本和设备布局，这里仅提供伪代码示例：

module led_fsm(
    input wire button_r4,
    output reg [31:0] led_index,
    // ...其他必要的LED接口...
);

// 状态机变量
reg [3:0] fsm_state;
parameter FSM_START = 0, LED_1 = 1, ..., LED_32 = 31;

always @(posedge clk) begin
    case(fsm_state)
        FSM_START: if(button_r4) begin
            fsm_state <= LED_1;  // 初始状态下按下按钮跳转到LED_1
            led_index <= 0;
        end else
            led_index <= led_index + 1;  // 如果没按，led_index自增
        LED_i: begin
            // 控制LEDi亮起，根据led_index计算对应的GPIO输出
            if(led_index == 32) begin
                fsm_state <= FSM_STOP;  // LED32后停止
            end else
                led_index <= led_index + 1;
        end
        // ...继续添加剩余LED状态...
    endcase
end

// ...这里的LED驱动部分需要根据具体IO配置...

endmodule