10位led流水灯程序verilog

在Verilog中编写一个10位LED流水灯程序，主要是设计一个简单的模块，该模块可以控制10个LED灯依次点亮和熄灭，形成流水灯效果。下面是一个简单的例子：

module led_water_light(
    input clk,          // 时钟信号
    input rst_n,        // 复位信号，低电平有效
    output reg [9:0] led // 10位LED输出
);

// 定义一个计数器变量，用于产生LED移动的延迟
reg [23:0] counter;

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        // 当复位信号为低电平时，将LED寄存器和计数器清零
        led <= 10'b0;
        counter <= 24'd0;
    end else begin
        // 计数器递增
        counter <= counter + 1'b1;
        if (counter == 24'd999999) begin
            // 当计数器达到一定值时，重置计数器，并移动LED
            counter <= 24'd0;
            led <= {led[8:0], led[9]};
        end
    end
end

endmodule

在这个例子中，`led_water_light`模块接收一个时钟信号`clk`和一个复位信号`rst_n`，输出一个10位的LED寄存器`led`。我们使用一个24位的计数器`counter`来控制LED灯的移动速度。当计数器达到999999时，我们将其重置为0，并将`led`寄存器中的值向左移动一位，最左边的LED状态移至最右边，形成循环流水的效果。如果复位信号被激活（即`rst_n`为低电平），则所有LED熄灭，计数器清零。