使用verilog完成一个led流水灯程序

以下是一个基本的led流水灯程序的Verilog代码：

module led_flow(
    input clk,      //时钟信号
    input rst,      //重置信号
    output reg [3:0] leds     //LED输出端口
);

reg [3:0] shift_reg;    //移位寄存器
reg [1:0] cnt;          //计数器

always @(posedge clk or posedge rst) begin    //时钟上升沿或重置信号
    if(rst) begin     //重置
        shift_reg <= 4'b0001;   //移位寄存器初始值
        cnt <= 2'b00;           //计数器初始值
    end
    else begin         //正常工作
        if(cnt == 2'b11) begin  //计数器满值
            cnt <= 2'b00;       //计数器清零
            shift_reg <= {shift_reg[2:0], shift_reg[3]};  //将移位寄存器左移一位，将最高位赋值到最低位
        end
        else begin
            cnt <= cnt + 1;     //计数器加1
        end
    end
end

assign leds = shift_reg;     //将移位寄存器的值赋给LED输出端口

endmodule

这个代码中，我们使用了一个移位寄存器和一个计数器，来实现LED的流水灯效果。移位寄存器的初始值为0001，每次时钟上升沿到来时，计数器加1，当计数器的值为11时，说明已经到达了最后一个LED，我们将移位寄存器左移一位，并将最高位赋值到最低位，这样就实现了LED的流水灯效果。