给我一个Verilog语言的流水灯程序

以下是一个基于Verilog语言实现的简单流水灯程序：

module LED_Flash(
  input wire clk,
  input wire reset,
  output wire [3:0] led
);

  reg [25:0] counter;
  reg [3:0] pattern;

  always @(posedge clk or posedge reset) begin
    if (reset)
      counter <= 0;
    else if (counter == 25'd24999999)
      counter <= 0;
    else
      counter <= counter + 1;
  end

  always @(posedge clk or posedge reset) begin
    if (reset)
      pattern <= 4'b0000;
    else if (counter == 25'd24999999)
      pattern <= pattern << 1;
  end

  assign led = pattern;

endmodule

这个Verilog模块包含了一个时钟输入 `clk`，一个复位输入 `reset`，以及一个4位的LED输出 `led`。在时钟上升沿触发时，计数器 `counter` 会递增，当计数器达到一定值时，流水灯的模式 `pattern` 会左移一位。复位信号 `reset` 可以用于重新开始流水灯的循环。

请注意，此代码仅供参考，具体的硬件平台和连接方式可能会有所不同。在实际使用时，请根据具体情况进行适当的修改。