编写一个简单的流水灯Verilog程序

以下是一个简单的流水灯Verilog程序：

module led_flash(clk, rst, led);

input clk, rst;
output [3:0] led;

reg [3:0] led_reg;

always @(posedge clk or posedge rst)
begin
    if (rst)
        led_reg <= 4'b0001;
    else
        led_reg <= {led_reg[2:0], led_reg[3]};
end

assign led = led_reg;

endmodule

此代码模块使用时钟和复位信号控制四个LED灯的顺序。当复位信号被激活时，第一个LED灯将点亮。随着时钟的不断推进，LED灯的位置会向左移动。最后一个LED灯被点亮时，又从第一个LED灯重新开始。