4个按键控制4种花样流水灯程序verilog_

下面是一个基于Verilog的简单设计，使用4个按键控制4种不同的流水灯程序。

module flow_lights (
    input clk,
    input [3:0] btns,
    output reg [3:0] leds
);

reg [1:0] state;

always @ (posedge clk) begin
    case (state)
        2'b00: leds <= 4'b0001;
        2'b01: leds <= 4'b0010;
        2'b10: leds <= 4'b0100;
        2'b11: leds <= 4'b1000;
    endcase
end

always @ (posedge clk) begin
    if (btns[0] && !btns[1] && !btns[2] && !btns[3]) state <= 2'b00;
    else if (!btns[0] && btns[1] && !btns[2] && !btns[3]) state <= 2'b01;
    else if (!btns[0] && !btns[1] && btns[2] && !btns[3]) state <= 2'b10;
    else if (!btns[0] && !btns[1] && !btns[2] && btns[3]) state <= 2'b11;
    else state <= state;
end

endmodule

这个设计包含了一个名为`flow_lights`的模块，它具有四个输入引脚和一个输出引脚。输入引脚`clk`是一个时钟信号，输入引脚`btns`是一个4位向量，用于输入四个按键的状态。输出引脚`leds`也是一个4位向量，用于控制四个LED。

该设计使用一个名为`state`的寄存器，用于跟踪当前的流水灯程序状态。在时钟的上升沿触发时，根据当前状态，将`leds`输出为一个4位向量，控制四个LED的状态。

在另一个时钟上升沿触发时，`state`寄存器会根据输入按键的状态更新。如果按下了按键0，则将状态设置为`00`，如果按下了按键1，则将状态设置为`01`，以此类推。如果没有按下任何按键，则保留当前状态不变。

这个设计可以通过修改`leds`寄存器的值来实现不同的流水灯程序。例如，如果将`leds`设置为`4'b0001`，则只有第一个LED会亮，以此类推。