XC7K325T这个流水灯程序

以下是基于XC7K325T FPGA的Verilog代码实现的流水灯程序：

module led_seq(
    input clk, // 时钟信号
    output reg [7:0] led // LED输出信号
);

reg [25:0] cnt; // 计数器，用于控制灯的亮灭

always @(posedge clk) begin
    if(cnt == 26'd63_999_999) // 计数到64M时清零
        cnt <= 0;
    else
        cnt <= cnt + 1; // 计数器加1
end

always @(posedge clk) begin
    case(cnt[25:24]) // 计数器的高2位用于控制灯的亮灭
        2'b00: led <= 8'b0000_0001; // 第1盏灯亮
        2'b01: led <= 8'b0000_0010; // 第2盏灯亮
        2'b10: led <= 8'b0000_0100; // 第3盏灯亮
        2'b11: led <= 8'b0000_1000; // 第4盏灯亮
        default: led <= 8'b0000_0000; // 所有灯熄灭
    endcase
end

endmodule

该程序实现了4盏LED的流水灯效果，每盏LED持续亮1/4个计数周期。计数器的最大值设置为64M，以便灯的亮灭速度可见。其中，`led`是8位输出，`cnt`是26位计数器。每个时钟上升沿，计数器加1，同时根据计数器的高2位控制LED的亮灭。当计数器达到最大值时，计数器清零重新开始计数。