vivado实现流水灯

### 使用Vivado实现流水灯效果

#### 工具与环境准备
为了完成此实验，需准备好Windows 10 64位操作系统以及安装好版本号为2020.2的Vivado软件。此外，还需配备特定型号如AX7A035, AX7A100 或者 AX7A200 的Xilinx黑金FPGA开发板用于实际测试[^1]。

#### 创建新工程项目
启动Vivado之后，在新建项目向导里指定项目的存储位置，并命名该项目以便识别。选择“RTL Project”，不勾选预加载IP选项继续前进至下一步设定部分，这里要指明所使用的具体设备类型即上述提及的一种Xilinx FPGA芯片模型[^2]。

#### 设计顶层模块与编写Verilog代码
创建一个新的源文件来描述LED流水灯光效逻辑。下面是一段简单的Verilog代码示例：

module led_running(
    input wire clk,
    output reg [7:0] leds
);
    
    parameter DIVIDER = 25_000_000; // Adjust this value based on your clock frequency and desired delay between LEDs turning on.
    reg [27:0] counter;
    integer i;

    always @(posedge clk) begin
        if (counter >= DIVIDER-1) begin
            counter <= 0;
            
            for(i=0;i<8;i=i+1)begin
                if(leds[i]==1'b1)
                    break;
            end
            
            if(i==8)
                leds <= 8'b00000001;
            else
                leds <= {leds[6:0],1'b0};
                
        end else begin
            counter <= counter + 1;
        end
    end
    
endmodule

这段代码实现了八个LED依次点亮的效果，每次循环都会使下一个LED亮起而前一个熄灭。`DIVIDER`参数决定了相邻两个LED之间切换的时间间隔长度，可以根据实际情况调整该数值以适应不同的时钟频率需求。

#### 设置引脚映射关系
进入I/O Planning界面，按照开发板手册上的说明给每一个LED分配对应的物理引脚编号。这一步骤非常重要因为错误的连接可能导致无法观察到预期的行为表现。

#### 综合、实现与生成Bitstream
利用工具链内建的功能对设计进行综合处理得到网表形式的数据结构表示法；接着执行布局布线操作直至最终产出可用于编程的目标文件——bitstream。这一系列过程通常由IDE自动完成只需点击相应按钮即可触发整个工作流。

#### 配置并验证结果
最后一步就是把产生的.bit文件烧录进FPGA内部闪存当中去并通过JTAG接口或者其他方式上传至目标硬件平台之上运行起来看能否看到连续流动闪烁着光带状图案从而证明一切正常运作良好。