按键消抖程序verilog

以下是一个简单的按键消抖程序的Verilog代码：

module debounce(input clk, input button, output reg debounced_button);

reg [3:0] count;
reg [1:0] state;

parameter delay = 4;

always @(posedge clk) begin
    case(state)
        2'b00: begin
            count <= 4'd0;
            if(button == 1) state <= 2'b01;
            else state <= 2'b00;
        end
        2'b01: begin
            if(button == 1 && count < delay) count <= count + 1;
            else if(button == 0) state <= 2'b00;
            else begin
                debounced_button <= 1;
                state <= 2'b10;
            end
        end
        2'b10: begin
            if(button == 0) state <= 2'b00;
            else state <= 2'b10;
        end
    endcase
end

always @(posedge clk) begin
    if(state == 2'b10) debounced_button <= 0;
end

endmodule

该程序使用一个有限状态机（FSM）来消除按键的抖动。在初始状态下，计数器和状态都被设置为0。如果按键被按下，状态被设置为“检测到按键”，并且计数器开始递增。如果在计数器递增的过程中，按键被释放，则状态被设置回初始状态。如果计数器递增到预设的延迟时间，而按键仍然被按下，则状态被设置为“确认按键”，并且输出debounced_button被设置为1。在确认状态下，如果按键被释放，则状态被设置回初始状态，并且输出debounced_button被设置为0。