基于FPGA的六路抢答器课程设计题目

题目：基于FPGA的六路抢答器设计

要求：

1. 使用Verilog HDL语言编写六路抢答器的硬件设计，实现以下功能：
- 控制六个LED灯的闪烁
- 控制六个按键的输入检测
- 实现抢答功能，当某个按键被按下后，该按键对应的LED灯停止闪烁，并点亮，同时其他五个LED继续闪烁，该按键对应的抢答者获得答题权。如果在一定时间内（如10秒）没有任何按键被按下，则所有LED重新开始闪烁。

2. 在FPGA开发板上进行验证，使用开发板上的按键作为抢答器的输入，使用开发板上的LED灯作为抢答器的输出。

3. 实现一个简单的计分功能，当某个抢答者答对问题后，该抢答者的得分加1，同时所有LED重新开始闪烁，等待下一个问题的抢答。

4. 实现一个简单的显示功能，将当前得分最高的抢答者的编号显示在数码管上。

5. 编写测试程序，模拟六个按键的输入和计分的过程，并将测试结果输出到终端上。

6. 在实验报告中，详细说明硬件设计的思路、实现过程、测试结果及分析。

7. 可以根据需要，对硬件设计进行扩展，如增加更多的抢答者、增加更多的LED灯等。

8. 时间限制为2-3周。