1. 用32K×8位RAM芯片和64K×4位ROM芯片,设计256K×8位存储器。其中,从30000H到3FFFFH地址空间为只读存储区,其它为可读、可写存储区。完成存储器与CPU连接。 (1)需要ROM芯片和RAM芯片各多少片? (2)CPU数据线多少根?地址线多少根?其中片选地址多少根?ROM片内地址多少根?RAM片内地址多少根? (3)画出CPU与存储器的连接图。 (4)写出译码器每组的地址范围。(选做)
时间: 2023-12-31 18:06:27 浏览: 360
1. 需要8片32K×8位RAM芯片和4片64K×4位ROM芯片。
2. CPU数据线为8根,地址线为18根,其中片选地址线为2根。ROM片内地址线为16根,RAM片内地址线为15根。
3. 连接图如下所示:
```
+---+---+---+---+---+---+---+---+
| | | | | | | | |
+---+---+---+---+---+---+---+---+
| | | | | | | |
| | | | | | | +-------------------------> Data Bus
| | | | | | +------------------------------> A[0:7]
| | | | | +----------------------------------> A[8:15]
| | | | +-------------------------------------> A[16:17]
| | | +-----------------------------------------> /CE1
| | +---------------------------------------------> /CE2
| +-------------------------------------------------> /CE3
+-----------------------------------------------------> /CE4
```
4. 译码器每组的地址范围如下:
- 组1:A16=0, /CE1=0, /CE2=1, /CE3=1, /CE4=1,地址范围为00000H-1FFFFH。
- 组2:A16=0, /CE1=1, /CE2=0, /CE3=1, /CE4=1,地址范围为20000H-2FFFFH。
- 组3:A16=0, /CE1=1, /CE2=1, /CE3=0, /CE4=1,地址范围为40000H-5FFFFH。
- 组4:A16=0, /CE1=1, /CE2=1, /CE3=1, /CE4=0,地址范围为60000H-7FFFFH。
- 组5:A16=1, /CE1=0, /CE2=1, /CE3=1, /CE4=1,地址范围为80000H-9FFFFH。
- 组6:A16=1, /CE1=1, /CE2=0, /CE3=1, /CE4=1,地址范围为A0000H-BFFFFH。
- 组7:A16=1, /CE1=1, /CE2=1, /CE3=0, /CE4=1,地址范围为C0000H-DFFFFH。
- 组8:A16=1, /CE1=1, /CE2=1, /CE3=1, /CE4=0,地址范围为E0000H-FFFFFH。
阅读全文