采用verilog HDL设计一个四位移位寄存器，实现一个四位流水灯电路，假设外部输入时钟脉冲频率为1Hz

好的，以下是Verilog HDL代码实现：

module shift_register(
  input clk, // 外部输入时钟脉冲
  output reg [3:0] led // 四位流水灯输出
);

reg [3:0] reg_tmp;

always @(posedge clk) begin
  reg_tmp <= {reg_tmp[2:0], reg_tmp[3]};
end

assign led = reg_tmp;

endmodule

代码解释：

- `clk`：外部输入时钟脉冲，每个时钟周期触发一次寄存器移位操作
- `led`：四位流水灯输出，即为寄存器的输出
- `reg_tmp`：四位移位寄存器的暂存器，用于存储当前的四位数据

在时钟上升沿触发的always块中，我们使用位移操作将存储在`reg_tmp`中的数据向左移动一位，并用最高位的值覆盖最低位。这样，在每个时钟周期内，输出就会向左移动一位，实现了流水灯效果。

最后，我们将`reg_tmp`赋值给输出端口`led`，完成了四位流水灯电路的设计。