vhdl led计数器

以下是一个简单的 VHDL 代码，用于实现一个基于时钟的 LED 计数器：

entity led_counter is
    port (
        clk : in std_logic;
        reset : in std_logic;
        led : out std_logic_vector(3 downto 0)
    );
end entity;

architecture behavior of led_counter is
    signal count : unsigned(3 downto 0) := (others => '0');
begin
    process(clk, reset)
    begin
        if reset = '1' then
            count <= (others => '0');
            led <= (others => '0');
        elsif rising_edge(clk) then
            if count = 9 then
                count <= (others => '0');
            else
                count <= count + 1;
            end if;
            led <= std_logic_vector(count);
        end if;
    end process;
end architecture;

这个代码定义了一个名为 `led_counter` 的实体，其中包含一个时钟信号 `clk`、一个复位信号 `reset` 和一个四位 LED 输出端口 `led`。在架构中，我们定义了一个名为 `count` 的无符号计数器变量，并在时钟上升沿处理过程中递增它。当计数器达到 9 时，它将重置为 0。我们还将计数器值转换为 `std_logic_vector` 并将其分配给 LED 输出端口。

请注意，这是一个基本的示例代码，只用于参考。您需要根据自己的需求进行修改和调整。