2、设计31进制计数器，该计数器具有异步复位信号RST（高电平有效），同步使能信号EN（高电平有效），同步加载信号LOAD（高电平有效），和数据输入信号DATA。

这是一个比较复杂的问题，需要详细设计电路图和状态转移表。下面是一个简单的31进制计数器的设计思路：

首先，需要确定计数器的位数，假设我们需要设计一个5位的31进制计数器。每一个位都可以用一个D触发器实现，计数器的输出就是这些D触发器的输出串联在一起。

接下来，需要设计计数器的状态转移逻辑。在31进制下，每一个位的计数范围是0~30，超过30之后需要进位。因此，可以设计一个组合逻辑电路，判断每一个位是否需要进位，并把进位信号传递给高一位的D触发器。

同时，需要实现异步复位、同步使能和同步加载功能。异步复位可以通过对每一个D触发器的异或门进行控制实现，当RST信号为高电平时，所有D触发器的输出都被强制清零。同步使能可以通过对每一个D触发器的使能端进行控制实现，当EN信号为低电平时，所有D触发器的输出都被锁定，不会发生变化。同步加载可以通过对每一个D触发器的数据端进行控制实现，当LOAD信号为高电平时，数据输入信号DATA被传递到每一个D触发器的数据端。

综上所述，设计一个完整的31进制计数器需要考虑多个方面，包括位数、状态转移逻辑、异步复位、同步使能和同步加载等。具体实现方式可以根据具体需求进行调整。