使用systemverilog生成0或1的随机数

可以使用系统函数 `$urandom` 来生成随机数。下面是一个简单的例子：

module test;
    initial begin
        bit r;
        $display("Random bit: %b", r = $urandom());
    end
endmodule

在这个例子中，我们定义了一个名为 `r` 的位变量，并将其初始化为 `$urandom()` 函数的返回值。在 `$display` 语句中，我们使用 `%b` 格式说明符来打印 `r` 的值，从而输出一个随机的 0 或 1。

如果需要生成多位的随机数，可以使用 `rand` 类型和 `randomize` 方法。下面是一个例子：

module test;
    rand bit [3:0] r;

    initial begin
        void'(randomize(r));
        $display("Random 4-bit number: %b", r);
    end
endmodule

这个例子中，我们定义了一个 `rand` 类型的变量 `r`，它包含 4 个位。在 `initial` 块中，我们调用 `randomize` 方法来随机生成 `r` 的值。最后，我们使用 `%b` 格式说明符来打印 `r` 的值，从而输出一个随机的 4 位二进制数。