vivado简介
Vivado是Xilinx公司推出的一款全新的FPGA设计套件,主要用于FPGA和SoC(System on Chip)设计,它的前身是Xilinx著名的ISE套件。Vivado的设计理念是基于IP(Intellectual Property,知识产权)的,它可以极大地提高FPGA设计的效率和性能,同时简化整个设计流程。 在Vivado中,系统生成器(System Generator)是一个基于MATLAB/Simulink的工具,它允许用户通过图形化的设计方法,结合高级的算法开发来设计数字信号处理(DSP)系统。系统生成器可以将设计的DSP部分生成到FPGA上,实现了算法设计与硬件实现之间的无缝衔接。 UG897-vivado-sysgen-user手册是Vivado系统生成器的用户指南,它提供了一系列的教程和指导,帮助用户了解如何使用Vivado系统生成器进行DSP设计。此手册的版本号为v2015.3,而这份文档的最后一次修改是在2015年9月30日。 在Vivado系统生成器中,用户可以利用已经预定义好的IP核,也可以自己定制IP核,并通过它生成系统级的设计。它支持多种设计方法,包括使用AXI接口进行系统集成。用户可以利用Vivado系统生成器来配置和定制FPGA,以实现特定的硬件功能,比如硬件加速器、处理器接口等。 手册提到了几个关键的功能和特性改进,例如: 1. 时序分析功能:在System Generator章节中,Vivado引入了新的时序分析特性,用户可以隐藏定时分析表中的列,并且定时分析器能够识别多周期路径约束,并在定时分析表的路径约束列中显示这些信息。源时钟和目标时钟列会显示时钟使能信号,以反映不同的采样率。 2. 从定时分析结果到模型的交叉探查:用户现在可以选择显示包含源块的子系统,而不是包含目标块的子系统。 3. IP目录(IP Catalog)的编译流程中,添加了两个新设置:使用通用存储库目录和使用插件项目。 4. 管理多个AXI4-Lite接口:用户现在可以在System Generator中创建具有多个AXI4-Lite接口的IP。 5. 自由运行时钟(Free-Running Clock)选项:用于硬件协仿真。 6. 针对点对点以太网硬件协仿真的突发数据传输(Burst Data Transfers)。 7. 使用超大帧(Jumbo Frames)进行点对点以太网硬件协仿真。 8. 在Vivado IP集成器中开发的平台框架(Platform-Based)加速器设计。 另外,手册中还描述了一些其他的重要特性,例如波形查看器(Xilinx Waveform Viewer)的多个变化、JTAG硬件协仿真模块的块参数、以及以太网硬件协仿真模块的块参数等。 通过这些特性和功能,Vivado系统生成器为用户提供了一个全面、强大的工具,使他们能够方便地进行复杂的FPGA设计。Vivado的目标是通过更高的抽象级别来简化FPGA设计,使设计人员能够更专注于设计本身的创新,而不必过多关注底层硬件实现的细节。