Verilog随机生成整数

你可以使用 $random 函数在 Verilog 中生成随机整数。该函数可以生成符号位为 0 或 1 的 32 位有符号整数。

以下是一个简单的例子，展示如何使用 $random 函数生成随机整数：

module random_test;
  integer random_number;

  initial begin
    // 生成 10 个随机数
    repeat (10) begin
      random_number = $random;
      $display("Random number is %d", random_number);
    end
    $finish;
  end
endmodule

在上面的代码中，我们使用 $random 生成了 10 个随机整数，并将其打印到控制台上。

需要注意的是，每次运行仿真时，$random 函数会生成不同的随机数序列。如果需要生成相同的随机序列，可以使用 $srandom 函数设置随机数种子。