给出一个spi控制器模块的Verilog代码例子

以下是一个基本的SPI控制器Verilog代码例子：

module spi_controller (
    input clk,             // 输入时钟
    input reset,           // 输入复位信号
    input [7:0] tx_data,   // 发送的数据
    output [7:0] rx_data,  // 接收到的数据
    output ss_n,           // 片选信号
    output sclk,           // 时钟信号
    output mosi,           // MOSI信号
    input miso             // MISO信号
);

// 定义状态机状态
typedef enum logic [2:0] {
    IDLE,   // 空闲状态
    TX,     // 发送状态
    RX      // 接收状态
} spi_state_t;

// 定义状态机信号
logic [2:0] state, next_state;
logic [7:0] tx_reg, rx_reg;
logic sclk_reg, mosi_reg, ss_n_reg;

// 定义常量
parameter CLK_DIVIDER = 2;   // 时钟分频器，用于控制SPI时钟频率

// 状态机
always_ff @(posedge clk, posedge reset) begin
    if (reset) begin
        state <= IDLE;
    end else begin
        state <= next_state;
    end
end

// 发送逻辑
always_comb begin
    case (state)
        IDLE: begin
            ss_n_reg = 1;
            mosi_reg = 1;
            sclk_reg = 0;
            if (tx_data !== 8'h00) begin
                tx_reg = tx_data;
                next_state = TX;
            end else begin
                next_state = IDLE;
            end
        end
        TX: begin
            ss_n_reg = 0;
            mosi_reg = tx_reg[7];
            sclk_reg = ~sclk_reg;
            tx_reg = {tx_reg[6:0], 1'b0};
            if (tx_reg === 8'h00) begin
                next_state = RX;
            end else begin
                next_state = TX;
            end
        end
        RX: begin
            ss_n_reg = 1;
            mosi_reg = 1;
            sclk_reg = ~sclk_reg;
            rx_reg = {rx_reg[6:0], miso};
            if (rx_reg[7]) begin
                next_state = IDLE;
            end else begin
                next_state = RX;
            end
        end
        default: next_state = IDLE;
    endcase
end

// 输出信号
assign ss_n = ss_n_reg;
assign sclk = sclk_reg;
assign mosi = mosi_reg;
assign rx_data = rx_reg;

endmodule

上述代码实现了一个基本的SPI控制器，包含了状态机和发送/接收逻辑。在空闲状态下，片选信号为高电平，MOSI信号为高电平，时钟信号为低电平。当需要发送数据时，控制器将进入发送状态，将数据从高位到低位发送，同时接收MISO信号。当数据发送完成后，控制器将进入接收状态，接收从设备返回的数据。在接收到结束标志后，控制器将回到空闲状态。