写一段uvm代码：在pwrup_sequence的run_phase里通过寄存器模型读取reg1这个寄存器域的值，并判断它的值是否为4。如果为4，则继续执行下面的代码，否则等待它为4后再继续执行下面的代码

在UVM (Universal Verification Methodology) 中，我们通常会编写顺序功能级（Sequence-Based）测试来模拟系统的行为。这里是一个简单的PwrUpSequence示例，展示了如何在run_phase阶段通过寄存器模型读取`reg1`的值并进行条件判断：

class pwrup_sequence extends uvm_sequence;
   protected reg1_model m_reg1; // 定义寄存器模型

   function new(string name = "pwrup_sequence");
      super.new(name);
      m_reg1 = new("reg1"); // 创建寄存器模型实例
   endfunction : new

   task body();
      forever begin
         @(posedge clk); // 等待时钟上升沿
         if (m_reg1.get() == 4) begin // 读取reg1并判断是否等于4
            uvm_info("PWRUP", $sformatf("Reg1 value is %0d, continuing...", m_reg1.get()), UVM_INFO);
            // 进行后续操作...
            break; // 如果满足条件则跳出循环
         else begin
            uvm_info("PWRUP", "Reg1 value is not 4, waiting for it...", UVM_INFO);
            wait(m_reg1.wait_for(4)); // 等待reg1变为4
         end
      end
   endtask : body

endclass : pwrup_sequence

在这个例子中，我们假设`clk`是系统时钟信号，`reg1`是一个可以获取值的寄存器模型。如果`reg1`的值不是4，我们会持续监视直到达到这个条件。