verilog，按键点亮led灯代码

以下是一个简单的Verilog代码，按下按键时会点亮LED灯：

module key_led(
    input clk,
    input key,
    output reg led
);

reg [1:0] state;

always @(posedge clk) begin
    case(state)
        2'b00: if(key) state <= 2'b01;
        2'b01: if(!key) state <= 2'b10;
        2'b10: state <= 2'b00;
    endcase
end

always @(posedge clk) begin
    if(state == 2'b01) led <= 1'b1;
    else led <= 1'b0;
end

endmodule

在这个例子中，我们有一个电路模块，它有一个时钟信号 `clk`，一个输入信号 `key` 以及一个输出信号 `led`。当按键 `key` 被按下时，LED灯 `led` 会点亮。

我们使用一个有限状态机来实现这个功能。状态机有三个状态：00，01和10。当状态为00时，如果按键被按下，状态就会转换为01。当状态为01时，如果按键被释放，状态就会转换为10。当状态为10时，状态会重新回到00。在第二个 `always` 块中，我们根据状态来控制LED的输出。当状态为01时，LED会点亮，否则就关闭。

注意，这只是一个简单的例子，实际的电路可能需要更复杂的状态机来处理更多的输入和输出。