vhdl用两种并行语句实现四选一选择器

可以使用 process 和 concurrent signal assignment 两种并行语句来实现四选一选择器。

1. 使用 process：

process (sel, in0, in1, in2, in3)
begin
  case sel is
    when "00" =>
      out <= in0;
    when "01" =>
      out <= in1;
    when "10" =>
      out <= in2;
    when others =>
      out <= in3;
  end case;
end process;

其中，sel 是两位输入选择信号，in0、in1、in2、in3 是四个输入信号，out 是输出信号。

2. 使用 concurrent signal assignment：

out <= in0 when sel = "00" else
       in1 when sel = "01" else
       in2 when sel = "10" else
       in3;

其中，sel 是两位输入选择信号，in0、in1、in2、in3 是四个输入信号，out 是输出信号。这种方式更加简洁，但是不能在 process 中使用。