用verilog写一个4位加法器

下面是一个用 Verilog 编写的 4 位加法器的示例代码：

module adder4bit(A, B, Cin, Sum, Cout);
  input [3:0] A;
  input [3:0] B;
  input Cin;
  output [3:0] Sum;
  output Cout;
  
  wire [3:0] X;
  wire [3:0] C;
  
  // Full Adder 1
  full_adder FA1(A[0], B[0], Cin, Sum[0], C[0]);
  // Full Adder 2
  full_adder FA2(A[1], B[1], C[0], Sum[1], C[1]);
  // Full Adder 3
  full_adder FA3(A[2], B[2], C[1], Sum[2], C[2]);
  // Full Adder 4
  full_adder FA4(A[3], B[3], C[2], Sum[3], Cout);
  
endmodule

module full_adder(A, B, Cin, Sum, Cout);
  input A;
  input B;
  input Cin;
  output Sum;
  output Cout;
  
  wire X1;
  wire X2;
  wire X3;
  
  xor(X1, A, B);
  xor(Sum, X1, Cin);
  and(X2, A, B);
  and(X3, X1, Cin);
  or(Cout, X2, X3);
  
endmodule

在这个例子中，我们使用了 4 个 Full Adders 来实现 4 位加法器。 `adder4bit` 模块有 5 个输入和输出：`A` 和 `B` 分别代表两个加数，`Cin` 代表进位，`Sum` 代表和，`Cout` 代表进位输出。

每个 Full Adder 模块都有 5 个输入和输出：`A` 和 `B` 分别代表两个输入位，`Cin` 代表进位，`Sum` 代表和，`Cout` 代表进位输出。 Full Adder 模块中使用了 XOR、AND 和 OR 门来计算和以及进位输出。

最后，我们在 `adder4bit` 模块中依次调用 4 个 Full Adder 模块，来计算出 4 位加法的和以及进位输出。