cortex-a7开启mmu使能后，icache的操作

在 Cortex-A7 处理器中，当启用 MMU（内存管理单元）后，对 I-cache（指令缓存）的操作会有一些变化。

1. 缓存一致性（Cache Coherency）：启用 MMU 后，处理器会根据页表中的访问权限和属性来管理缓存的一致性。当对内存进行读写操作时，处理器会检查对应的缓存行是否存在且有效。如果存在且有效，那么处理器会先进行一致性检查，并根据需要进行缓存失效、更新或写回操作，以确保数据的一致性。

2. 指令访问权限：启用 MMU 后，指令访问权限也会受到页表的控制。处理器会根据页表中的权限位（例如读、写、执行等）来决定是否允许从缓存中获取指令。如果权限不满足要求，处理器将触发异常，并由操作系统进行相应的处理。

3. TLB（Translation Lookaside Buffer）：TLB 是 MMU 中的一个高速缓存，用于加速虚拟地址到物理地址的转换。当启用 MMU 后，处理器会使用 TLB 来缓存虚拟地址到物理地址的映射关系。这样，对于已经在 TLB 中缓存的地址，处理器可以更快地进行地址转换，并从相应的缓存行中获取指令。

需要注意的是，具体的缓存操作和一致性机制会受到操作系统的影响，因为操作系统会管理页表、缓存一致性和 TLB 的维护。因此，在具体应用中，请参考相关处理器手册、操作系统文档和 ARM 架构规范，以了解详细的操作和配置指导。