verilog语言 点亮led灯1秒，熄灭2秒，重复，源代码和测试代码

下面是一个简单的 Verilog 代码来控制 LED 灯的点亮和熄灭，持续时间为1秒和2秒。这里我们使用了一个时钟信号作为时序控制，通过计数器来确定 LED 灯的状态。

源代码：

module led_blink(
  input clk,
  output reg led
);

reg [31:0] cnt;

always @(posedge clk) begin
  if (cnt == 50000000) begin // 1秒钟
    led <= ~led; // 取反，LED 灯亮或者灭
    cnt <= 0; // 计数器清零
  end
  else begin
    cnt <= cnt + 1; // 计数器加1
  end
end

endmodule

测试代码：

`timescale 1ns / 1ps

module led_blink_tb();

reg clk;
wire led;

led_blink dut(
  .clk(clk),
  .led(led)
);

initial begin
  clk = 0;
  forever #5 clk = ~clk; // 时钟周期为10ns，变化频率为100MHz
end

initial begin
  #100000000 $finish; // 模拟时长为10秒钟
end

endmodule

在测试代码中，我们使用了一个时钟周期为10ns的时钟信号来驱动测试，通过改变时钟的极性来控制时钟的变化，达到100MHz的时钟频率。模拟时长为10秒钟，即 100000000 个时钟周期。