MAKEOVERRIDES=${-*-command-variables-*-}

这是一个类似注释的语句，它告诉 make 工具在执行命令时要使用指定的变量值。`-*-command-variables-*-` 表示这里应该填写具体的变量名。例如，如果要执行的命令需要使用 `CC` 变量，那么可以写成：

MAKEOVERRIDES=CC=gcc make target

这样 make 就会使用 `gcc` 作为编译器。

相关问题

*-command-variables-*

`*-command-variables-*` 是一个占位符，可以用具体的命令名或程序名进行替换，以获取该命令或程序的相关变量。

不同的命令或程序具有不同的变量，但通常它们包括以下几类：

1. 环境变量：命令或程序使用的环境变量，如 `PATH`、`HOME`、`TEMP` 等。可以使用 `echo $VAR` 或 `echo %VAR%` 来查看环境变量的值。

2. 参数变量：命令或程序使用的参数变量，如 `$1`、`$2`、`$@`、`$*` 等。这些变量用于传递命令或程序的参数。

3. 返回值变量：命令或程序执行后返回的值，如 `$?`、`$PIPESTATUS` 等。可以使用这些变量来判断命令或程序是否执行成功。

4. 内部变量：命令或程序使用的内部变量，如 `$IFS`、`$PS1` 等。这些变量通常用于控制命令或程序的行为。

注意，不是所有的命令或程序都支持相同的变量。有些命令或程序可能没有返回值，有些命令或程序可能没有参数变量。因此，在使用 `*-command-variables-*` 时需要根据具体的命令或程序进行替换，并查看其相关文档以了解支持哪些变量。

makefile中 -*-command-variables-*- 的含义

### 回答1：
`-*-command-variables-*-` 是 GNU Make 中的一个特殊注释，它表示以下定义的变量是用于命令中的变量而不是 Makefile 中的变量。

例如，当您在 Makefile 中使用以下命令时：

build:
    gcc -Wall -Werror -o $(TARGET) $(SRC_FILES)

您可以在 `-*-command-variables-*-` 注释下方声明变量 `TARGET` 和 `SRC_FILES`，以便这些变量可以在命令中使用，如下所示：

build: ; @:
TARGET := myprogram
SRC_FILES := main.c file1.c file2.c

这个注释的作用是告诉 GNU Make 不要将这些变量当作 Makefile 的变量来处理。这些变量只应该在命令中使用，而不是在 Makefile 的其他部分中使用。

### 回答2：
Makefile中的 -*-command-variables-*- 是指在Makefile中用于定义和操作命令相关变量的特殊变量。这些变量用于在Makefile中执行命令时提供参数或控制命令的行为。

在Makefile中，可以使用命令相关变量来指定要执行的命令、传递参数、定义环境变量等。常见的命令相关变量包括：

1. CC：用于指定编译器的命令，如gcc、g++等。
2. CFLAGS：用于传递编译器的参数，如优化选项、宏定义等。
3. LDFLAGS：用于传递链接器的参数，如库文件路径、链接选项等。
4. LDLIBS：用于指定链接时需要的库文件。
5. RM：用于指定删除文件的命令，如rm、del等。
6. SHELL：用于指定执行命令的shell解释器，如/bin/sh、/bin/bash等。

这些命令相关变量的设置可以通过在Makefile中直接赋值来完成，也可以通过命令行参数传递给make命令。当make执行命令时，会将这些变量的值替换到相应的位置，从而实现对命令的定制和控制。

通过使用命令相关变量，我们可以轻松地修改编译器、传递参数、定义环境变量等，而无需修改Makefile的其他部分。这种方式使得Makefile更加灵活和可维护，方便地适应不同的编译和链接需求。

总之，通过使用Makefile中的特殊变量，我们能够在编译和链接过程中自定义命令的行为和参数，提高开发效率和灵活性。

### 回答3：
makefile中的 -*-command-variables-*- 是指在make命令中可以使用的一些变量。

在makefile中，我们可以定义自己的规则和命令，并使用这些命令来完成指定的任务。而command-variables就是make命令中可以使用的一些变量，用于传递和控制命令的行为。

常见的command-variables包括：

1. $(MAKECMDGOALS)：表示make命令的目标。可以通过在命令行中输入make target来指定目标，而$(MAKECMDGOALS)即为这些目标的集合。

2. $(MAKEFLAGS)：表示make命令的标志。这个变量中包含了所有的make命令行参数，可以通过它来获取和控制命令的选项，如-s（静默模式）、-k（继续构建）、-j（并行构建）等。

3. $(MAKEFILE_LIST)：表示当前makefile的名称列表。这个变量中包含所有被读入的makefile的名称，包括从其他makefile中include进来的。

4. $(CURDIR)：表示当前目录的路径。这个变量可以用于获取当前make命令所在的目录路径，方便在命令中使用绝对路径。

通过使用这些command-variables，我们可以灵活地控制和定制make命令的行为。例如，我们可以根据$(MAKECMDGOALS)来选择不同的构建目标，根据$(MAKEFLAGS)来设置不同的编译选项，根据$(CURDIR)来获取当前目录的路径等。

总而言之，command-variables是make命令中的一些特定变量，可以帮助我们编写更加灵活和可控制的makefile，以实现更加高效的构建工作。