Makefile $^

在 Makefile 中，$^ 表示所有的依赖文件，即所有在冒号后面列出的文件。可以在编译命令中使用 $^ 来代表所有依赖文件，例如：

main: main.c func1.c func2.c
    gcc -o main $^

这个例子中，$^ 代表 main.c、func1.c 和 func2.c，编译命令会被展开为：

gcc -o main main.c func1.c func2.c