某计算机字长16位，主存容量128KB，请用16K 8 的静态RAM存储芯片和32K 16的ROM芯片，为该机设计一个主存储器。要求18000H1FFFFH为ROM区，其余为RAM区。画出存储器结构及其与CPU连接的框图。

根据题目要求，我们需要设计一个主存储器，其中18000H~1FFFFH为ROM区，其余为RAM区。我们可以使用16K×8的静态RAM存储芯片和32K×16的ROM芯片来实现。

首先，我们需要将RAM和ROM连接到计算机系统总线上。由于计算机的字长为16位，因此需要使用两个8位数据总线来连接16位的RAM和ROM。此外，还需要连接地址总线、读写控制信号等。

下面是一个简化的存储器结构及其与CPU连接的框图：

           +---------+
           |         |
     +-----+    RAM  |
     |     |         |
[15:0]+--+--+--+--+ |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
      |  |  |  |  | |
[15:0]+--+--+--+--+ |
     |     |         |
     +-----+   ROM   |
           |         |
           +---------+

其中，RAM和ROM都连接到16位的数据总线上，地址总线连接到RAM和ROM的地址输入端，控制信号连接到RAM和ROM的读写控制端。注意，由于ROM区域是不可写的，因此需要将RAM和ROM的读写控制信号连接到CPU的控制单元，由控制单元控制数据的读写。

希望这个回答能够帮助你理解如何设计主存储器。