sv task 执行顺序

SV（SystemVerilog）任务的执行顺序如下：

1. 如果任务被调用，则将任务内部的代码块添加到调用任务的代码块后面。

2. 执行任务前，需要传递参数。这些参数被视为任务的本地变量并被初始化。

3. 任务的代码块被执行。

4. 如果在任务中使用了`$finish`或`$stop`系统任务，则模拟器会停止模拟。

5. 任务返回到调用它的地方。如果任务有返回值，则该值会传递回调用点。

需要注意的是，SV任务的执行是异步的，也就是说，当任务被调用时，它将在后台执行，而不会阻塞调用任务的线程。因此，任务的执行顺序可能与调用它们的顺序不同。