74ls74逻辑图与功能表

74LS74有两个D触发器，逻辑图如下所示：

           _____   _____
   D1 ____|     \ /     |____ Q1
        _|      X      |_
   CP ____|_____/ \_____|    Q1
        |
        |       _____   _____
        |   D2 _|     \ /     |____ Q2
        |     _|      X      |_
        | CP _|_____/ \_____|    Q2
        | 
        | CLR/PRESET
        |___|

其中，D1和D2为两个数据输入端，CP为时钟输入端，CLR/PRESET为清零/预置输入端，Q1和Q2为两个输出端。

功能表如下：

CLR/PRESET | CP | D1 | D2 || Q1(t) | Q2(t)
-----------|----|----|----||-------|-------
0          | X  | X  | X  || Q1(t) | Q2(t)
1          | X  | X  | X  || 0      | 0
X          | ↑  | 0  | X  || 0      | Q2(t-1)
X          | ↑  | 1  | X  || 1      | Q2(t-1)
X          | ↑  | X  | 0  || Q1(t-1)| 0
X          | ↑  | X  | 1  || Q1(t-1)| 1

其中，↑表示上升沿触发，Q1(t)和Q2(t)分别表示时刻t时的输出值。