.用 Verilog 语言以及状态机思想设计七段数码管扫描显示。

首先，需要确定七段数码管的显示模式，这里采用共阳极的显示方式，需要控制8个引脚（7个段和1个共阳极）。

然后，我们可以使用状态机的思想来设计控制七段数码管扫描的逻辑。状态机包括两个状态：扫描状态和显示状态。

在扫描状态下，我们依次将共阳极引脚输出高电平，控制对应数码管的7个段的引脚输出低电平，然后等待一段时间，再将共阳极引脚输出低电平，进入下一个数码管的扫描状态。

在显示状态下，我们需要根据输入的数字，控制对应数码管的7个段的引脚输出低电平，将共阳极引脚输出高电平，显示数字。

下面是基于Verilog语言和状态机思想的七段数码管扫描显示代码：

module SevenSegDisplay(
    input clk, // 时钟信号
    input [3:0] num, // 输入数字
    output reg [6:0] seg, // 数码管段的输出
    output reg anode // 共阳极引脚的输出
);

reg [2:0] state; // 状态机的状态

always @(posedge clk) begin
    case(state)
        // 扫描状态
        3'b000: begin
            // 第一个数码管
            anode <= 1;
            seg <= 7'b1111110;
            state <= 3'b001;
        end
        3'b001: begin
            // 第二个数码管
            anode <= 1;
            seg <= 7'b1101101;
            state <= 3'b010;
        end
        3'b010: begin
            // 第三个数码管
            anode <= 1;
            seg <= 7'b1111001;
            state <= 3'b011;
        end
        3'b011: begin
            // 第四个数码管
            anode <= 1;
            seg <= 7'b0110011;
            state <= 3'b100;
        end
        3'b100: begin
            // 第五个数码管
            anode <= 1;
            seg <= 7'b1011011;
            state <= 3'b101;
        end
        3'b101: begin
            // 第六个数码管
            anode <= 1;
            seg <= 7'b1011111;
            state <= 3'b110;
        end
        3'b110: begin
            // 第七个数码管
            anode <= 1;
            seg <= 7'b1110000;
            state <= 3'b000;
        end
        // 显示状态
        3'b111: begin
            case(num)
                0: begin
                    seg <= 7'b1111110;
                end
                1: begin
                    seg <= 7'b0110000;
                end
                2: begin
                    seg <= 7'b1101101;
                end
                3: begin
                    seg <= 7'b1111001;
                end
                4: begin
                    seg <= 7'b0110011;
                end
                5: begin
                    seg <= 7'b1011011;
                end
                6: begin
                    seg <= 7'b1011111;
                end
                7: begin
                    seg <= 7'b1110000;
                end
                8: begin
                    seg <= 7'b1111111;
                end
                9: begin
                    seg <= 7'b1111011;
                end
                default: begin
                    seg <= 7'b0000000;
                end
            endcase
            anode <= 0;
            state <= 3'b111;
        end
        default: begin
            state <= 3'b000;
        end
    endcase
end

endmodule

在这个代码中，我们使用了一个三位二进制表示的状态机，其中000表示扫描状态，111表示显示状态。在扫描状态下，我们依次扫描七个数码管，控制其对应的引脚输出，等待一段时间后进入下一个数码管的扫描状态。在显示状态下，我们根据输入的数字控制对应数码管的引脚输出，显示数字。