写一段FPGA的CRC校验程序

以下是一段FPGA的CRC校验程序的示例代码：

module crc (
  input clk,
  input reset,
  input [7:0] data_in,
  input valid_in,
  output reg [7:0] crc_out,
  output reg valid_out
);

  reg [7:0] crc_reg;
  reg [7:0] poly = 8'h07;

  always @(posedge clk) begin
    if (reset) begin
      crc_reg <= 8'h00;
      valid_out <= 0;
    end else if (valid_in) begin
      crc_reg <= crc_reg ^ data_in;
      for (int i = 0; i < 8; i = i + 1) begin
        if (crc_reg[7] == 1) begin
          crc_reg <= {crc_reg[6:0], 1'b0} ^ poly;
        end else begin
          crc_reg <= {crc_reg[6:0], 1'b0};
        end
      end
      valid_out <= 1;
    end else begin
      valid_out <= 0;
    end
  end

  assign crc_out = crc_reg;

endmodule

这段代码实现了一个8位CRC校验器，使用的是多项式x^8 + x^2 + x + 1，也就是0x07。输入数据通过data_in输入，valid_in表示数据是否有效，输出crc_out表示计算出的CRC值，valid_out表示计算出的CRC值是否有效。在每个时钟上升沿时，如果reset为1，则清空CRC寄存器和valid_out；如果valid_in为1，则将输入数据与CRC寄存器异或，然后进行8次循环，每次判断CRC寄存器的最高位是否为1，如果是，则将CRC寄存器左移一位并异或多项式，否则只将CRC寄存器左移一位。最后，将计算出的CRC值输出到crc_out，同时将valid_out置为1表示计算出的CRC值有效。