always @(posedge clk_1Hz,posedge button)报错
时间: 2023-11-11 20:07:43 浏览: 132
报错提示
这个报错可能是因为在Verilog语法中,always块的敏感列表(即括号中的posedge clk_1Hz,posedge button)只能包含时钟信号,而不能包含其他类型的信号,如按钮。如果您想使用按钮来触发always块中的代码,请使用edge关键字,如下所示:
```
always @(posedge clk_1Hz, posedge button)
begin
if (button == 1'b1)
// your code here
end
```
这段代码将在1Hz时钟上升沿和按钮边缘(即从0到1或从1到0的变化)时执行。
阅读全文